1概述
硅納米線是一種新型的一維半導(dǎo)體納米材料,線體直徑一般在10 nm 左右,內(nèi)晶核是單晶硅,外層有一SiO 包覆層,由于自身所特有的光學(xué)、電學(xué)性質(zhì)如量子限制效應(yīng)及庫(kù)侖阻塞效應(yīng)引起了科技界的廣泛關(guān)注,在微電子電路中的邏輯門(mén)和計(jì)數(shù)器、場(chǎng)發(fā)射器件等納米電子器件、納米傳感器及輔助合成其它納米材料的模板中的應(yīng)用研究已取得了一定的進(jìn)展。目前納米電子器件的制備方法主要有兩種,即“自上而下”法和“自下而上”法。所謂自上而下是指從體材料出發(fā),利用薄膜生長(zhǎng)和納米光刻技術(shù)(電子束光刻等)制備納米結(jié)構(gòu)和器件;而自下而上是指從原子分子出發(fā),自組裝生長(zhǎng)出所需要的納米材料與結(jié)構(gòu),這就要求在材料的生長(zhǎng)過(guò)程中對(duì)其結(jié)構(gòu)、組分、大小和位置進(jìn)行控制,從而直接生長(zhǎng)出具有所需要的結(jié)構(gòu)及性能的納米器件。而目前研究硅納米線納米電子器件主要集中于自上而下的制備方法,即微電子器件制備工藝的基礎(chǔ)上,對(duì)其進(jìn)行改進(jìn)以制備納米電子器件,而采用自下而上的方法來(lái)研究硅納米線納米電子器件還處于初始階段。
納米線是一種在橫向上被限制在100納米以下,縱向上沒(méi)有限制的一維材料。納米線也被稱為“量子線”,因?yàn)樵谶@個(gè)尺度上,量子力學(xué)效應(yīng)表現(xiàn)的非常明顯。
根據(jù)組成材料的不同,納米線可分為不同的類型,包括金屬納米線(如:Au, Ni, Pt等),半導(dǎo)體納米線(如:Si,InP, GaN等)和絕緣體納米線(如:Si02, Ti02等)。分子納米線由重復(fù)的分子元組成,可以是有機(jī)的(如:DNA)或者是無(wú)機(jī)的(如:Mo6S9-xIx)。
由于在納米尺度下受到量子效應(yīng)的影響,納米線表現(xiàn)出與許多在塊體結(jié)構(gòu)截然不同的性質(zhì),特別是在電學(xué)方面。納米線的導(dǎo)電性預(yù)期將遠(yuǎn)遠(yuǎn)小于塊體材料。這主要是由以下原因引起的:第一,當(dāng)線寬小于大塊材料自由電子平均自由程的時(shí)候,載流子在邊界上的散射現(xiàn)象將會(huì)顯現(xiàn)。例如,銅的平均自由程為40nm。對(duì)于寬度小于40nm的銅納米線來(lái)說(shuō),平均自由程將縮短為線寬。同時(shí),因?yàn)槌叨鹊脑?,納米線還有其他特殊性質(zhì)。在碳納米管中,電子的運(yùn)動(dòng)遵循彈道輸運(yùn)(意味著電子可以自由的從一個(gè)電極穿行到另一個(gè))的原則。而在納米線中,電阻率受到邊界效應(yīng)的嚴(yán)重影響。這些邊界效應(yīng)來(lái)自于納米線表面的原子,這些原子并沒(méi)有像那些在大塊材料中的原子一樣被充分鍵合。這些沒(méi)有被鍵合的原子通常是納米線中缺陷的來(lái)源,使納米線的導(dǎo)電能力低于整體材料。隨著納米線尺寸的減小,表面原子的數(shù)目相對(duì)整體原子的數(shù)目增多,因而邊界效應(yīng)更加明顯。
另外,納米線的電導(dǎo)率會(huì)經(jīng)歷能量的量子化。因?yàn)榧{米線的尺寸在橫向上受到了限制,所以電子的傳輸受到量子束縛,從而能級(jí)分立,使得納米線的電阻值是非連續(xù)的數(shù)值。這種分立值是由納米尺度下的量子效應(yīng)限制通過(guò)納米線的電子數(shù)造成的。這些孤立值通常被稱為電阻的量子化。例如,通過(guò)納米線的電子能量只會(huì)具有有離散值乘以朗道常數(shù)G = 2e2 / h (這里e是電子電量,h是普朗克常數(shù))。電導(dǎo)率也因此被表示成為通過(guò)不同量子能級(jí)通道的輸運(yùn)量的總和。因?yàn)榈碗娮訚舛群偷偷刃з|(zhì)量,這種電導(dǎo)率的量子化在半導(dǎo)體中比在金屬中更加明顯。
由于納米線的特殊的性能,金屬納米線和半導(dǎo)體納米線成為一維材料中比較有前景的材料,有關(guān)它們的研究已經(jīng)成為納米材料科學(xué)領(lǐng)域的熱點(diǎn)之一。在凝聚態(tài)物理中,對(duì)電子輸運(yùn)現(xiàn)象的研究己經(jīng)有了很長(zhǎng)一段時(shí)間。在研究彈道輸運(yùn)時(shí),理想的研究對(duì)象是寬度和長(zhǎng)度都小于平均自由程的窄區(qū),稱為Sharvin點(diǎn)接觸,因?yàn)殡娮釉谕ㄟ^(guò)這些窄區(qū)時(shí)是沒(méi)有散射的。納米線的誕生為科學(xué)家們研究彈道輸運(yùn)提供了很好的材料,同時(shí)也激勵(lì)人們研究納米線的電學(xué)性質(zhì)。近年來(lái),人們已經(jīng)在實(shí)驗(yàn)上成功制得了懸掛于兩個(gè)金電極之間的穩(wěn)定的金單原子鏈,這一成果被認(rèn)為是低維物理以及納米科技發(fā)展的一個(gè)里程碑,此后人們便把視線移到不同金屬形成的原子鏈上。有報(bào)道稱,Au、Ag、Cu、Na、Pa等抗磁性金屬的電導(dǎo)有明顯的2e2/h量子臺(tái)階跳躍,而Fe、Co、Ni等鐵磁性金屬?zèng)]有量子臺(tái)階跳躍納米線現(xiàn)在仍然處于實(shí)驗(yàn)階段。不過(guò),一些早期的實(shí)驗(yàn)表明它們可以被用于下一代的計(jì)算機(jī)器件。為了制造有效電子器件,第一個(gè)重要的步驟是用化學(xué)的方法對(duì)納米線摻雜。這己經(jīng)被用在納米線上來(lái)制作P型和N型半導(dǎo)體。
2制備技術(shù)
電子束蝕刻
紫外光蝕刻是目前制備微電子器件的主要技術(shù),目前所用的紫外光的波長(zhǎng)為248 nm,而光刻的理論極限是100 nm,所以目前微電子工業(yè)上使用的光刻技術(shù)不能加工小于100 nm 的最小線寬。日本和美國(guó)的多家芯片制造公司和研究所正在開(kāi)發(fā)使用超紫外光蝕刻技術(shù),光刻的最小線寬達(dá)70 nm,但由于超紫外光易被空氣吸收,所以只能在真空環(huán)境下使用,不適合大規(guī)模工業(yè)應(yīng)用,還處于實(shí)驗(yàn)室研究階段。而最近發(fā)展起來(lái)的所謂“納米刻寫(xiě)”EB 技術(shù)的束斑直徑非常小,蝕刻精度可滿足10 nm 線寬的要求,而且蝕刻時(shí)也不需要掩模板,因而不存在硅片和掩模板之間的平行度問(wèn)題,但目前EB 技術(shù)也有蝕刻速度過(guò)慢的缺陷,這為其進(jìn)行大規(guī)模工業(yè)化生產(chǎn)帶來(lái)了一定麻煩。Tsutsumi 等發(fā)展了一種新型的EB 技術(shù)[6],即無(wú)機(jī)電子束蝕刻,此技術(shù)完全具有傳統(tǒng)EB 技術(shù)的優(yōu)點(diǎn),同時(shí)分辨率更高,研究表明在納米尺度范圍內(nèi)僅有4.2%的偏移,所以無(wú)機(jī)EB 技術(shù)很適合制備硅納米結(jié)構(gòu)器件。
反應(yīng)性離子蝕刻(RIE)
RIE 是結(jié)合電漿態(tài)的反應(yīng)性化學(xué)活性與引起離子撞擊的物理影響來(lái)達(dá)到蝕刻的一項(xiàng)技術(shù)。以加速獲得能量的正離子來(lái)撞擊試片,能量為300~700 V,放置試片的極板加另一負(fù)偏壓,操作壓力僅為1.33~26.6 Pa的低壓,屬于異向蝕刻過(guò)程。由于RIE 是以離子撞擊增強(qiáng)化學(xué)反應(yīng),故又稱離子輔助氣相表面化學(xué)或化學(xué)濺鍍。RIE 蝕刻機(jī)理如下:(1)材料表面經(jīng)過(guò)離子撞擊后其化學(xué)性質(zhì)發(fā)生了一定變化,有較大的濺鍍效果;(2)離子撞擊材料表面引起的晶格損傷會(huì)增強(qiáng)材料的蝕刻速率;(3)離子撞擊材料表面,將能量轉(zhuǎn)移給揮發(fā)性產(chǎn)物,使其脫離表面。
金屬有機(jī)物化學(xué)氣相沉積(MOCVD)
MOCVD 是一種先進(jìn)的外延生長(zhǎng)技術(shù),是用氫氣將金屬有機(jī)化合物蒸氣和氣態(tài)非金屬氫化物經(jīng)過(guò)開(kāi)關(guān)網(wǎng)絡(luò)送入反應(yīng)室加熱的襯底上,通過(guò)熱分解反應(yīng)最終在襯底上生長(zhǎng)出外延層的技術(shù)。MOCVD 是在常壓或低壓下生長(zhǎng)的,氫氣攜帶的金屬有機(jī)物源(如III 族)在擴(kuò)散通過(guò)襯底表面的停滯氣體層時(shí)會(huì)部分或全部分解成III 族原子,在襯底表面運(yùn)動(dòng)到合適的晶格位置,并捕獲襯底表面已熱解了的V 族原子,從而形成III-V族化合物或合金。MOCVD 的主要優(yōu)點(diǎn)是適合于生長(zhǎng)各種單質(zhì)和化合物薄膜材料,特別是高TC 超導(dǎo)氧化物及金屬薄膜等,用于生長(zhǎng)化合物的各組分和摻雜劑都是氣態(tài)源,便于精確控制及換源,同時(shí)生長(zhǎng)速率較快及需要控制的參數(shù)較少等特點(diǎn),使MOCVD 有利于大面積、多片的工業(yè)化生產(chǎn);但此技術(shù)也有氫化物毒性大、化學(xué)污染較嚴(yán)重及生長(zhǎng)溫度高等缺點(diǎn)。
3硅納米線納米電子器件
場(chǎng)效應(yīng)晶體管(FET)
研制納米晶體管,最便當(dāng)最有效的途徑是在原有硅微米CMOS 晶體管基礎(chǔ)上,采用新技術(shù)和新材料進(jìn)行革新[8]。而利用摻雜硅納米線可以制備性能優(yōu)良的FET,Cui 等對(duì)采用直徑10~20 nm 的硅納米線制成的FET 進(jìn)行了研究,具體制備過(guò)程如下:將硅納米線沉積到600 nm 厚的氧化硅襯底上,硅納米線與襯底的電子接觸點(diǎn)分別與源-漏電極相連接,采用EB 工藝將源-漏電極分開(kāi)800~2 000nm 的距離,隨后在源-漏電極上沉積厚度50 nm 的Ti和Au 以增強(qiáng)導(dǎo)電性,再在H2、He(H2 占10%)混合氣體中于300~600℃快速退火3 min 以鈍化Si-SiOx界面。熱退火和表面鈍化過(guò)程都可以增強(qiáng) FET 的平均跨導(dǎo)及載流子遷移率,平均跨導(dǎo)從45 nS 增加到800 nS,最大峰值2 000 nS,平均遷移率從30 cm2/(V·s)增加到了560 cm2/(V·s),最大峰值1 350 cm2/(V·s),這些研究結(jié)果比目前硅FET 的性能好得多。載流子遷移率是電子穿越材料容易程度的量度標(biāo)準(zhǔn),增大的載流子遷移率會(huì)提高晶體管的工作頻率,證明硅納米線FET 可以作為構(gòu)造單元用于納米電子器件中。
單電子探測(cè)器
單電子探測(cè)器的電路中包含多重隧道結(jié)(MTJ),MTJ 將電子轉(zhuǎn)移到或離開(kāi)存儲(chǔ)節(jié)點(diǎn),用相連的單電子隧道晶體管(SETTs)可以同時(shí)精確地計(jì)算移動(dòng)到或離開(kāi)存儲(chǔ)節(jié)點(diǎn)的電子。
Stone 等采用磷摻雜硅納米線對(duì)單電子探測(cè)器進(jìn)行了研究,具體制備過(guò)程為:首先用磷摻雜硅納米線制得了兩個(gè)單電子晶體管,其中納米線中的摻雜元素磷形成了導(dǎo)電島和MTJ,然后采用光刻與EB 技術(shù)將包含相互連接及成鍵區(qū)域的電路集中在SOI 晶片上,晶片包含三部分:中部為磷摻雜濃度1×1019cm–3、厚度40 nm 的硅納米線層,底部為硅襯底,以350 nm厚的氧化層隔開(kāi),頂部為SiO2 保護(hù)層。將金屬氣化并噴濺成膜后,采用RIE 技術(shù)將SOI 晶片移至硅襯底,為了減少納米線的交叉結(jié),再用氧化物鈍化此器件,單電子存儲(chǔ)元件利用摻雜硅納米線的庫(kù)侖阻塞效應(yīng)可以實(shí)現(xiàn)單電子存儲(chǔ)元件的制備,目前已經(jīng)制得了數(shù)種單電子存儲(chǔ)元件,電子到達(dá)接近傳導(dǎo)通路的存儲(chǔ)節(jié)點(diǎn)后晶體管的電壓發(fā)生了變化。Stone 等采用與CMOS 相似的工藝制備了包含重磷摻雜硅納米線的單電子存儲(chǔ)元件,由于器件中材料的不均勻分布在導(dǎo)電島間形成了大量隧道勢(shì)壘,所以這種器件當(dāng)溫度大于4.2 K 時(shí)具有良好的庫(kù)侖阻塞性能。具體制備過(guò)程如下:制備MTJs 的硅納米線直徑約50 nm、長(zhǎng)500 nm。SOI 晶片上部為40 nm 厚的硅層,底部為硅襯底,中間被350 nm 厚的氧化層隔開(kāi),最頂部為20 nm 厚的氧化保護(hù)層,其中注入深度達(dá)40nm 的硅層的磷摻雜濃度為1×1019cm–3。采用EB及RIE 技術(shù)在SOI 襯底上制得了集成電路芯片,并在芯片上涂了200 nm 厚的光刻膠保護(hù)層,電子束直徑小于10nm 的高分辨電子束蝕刻系統(tǒng)用于限制光刻膠上的電路,RIE 用于將電路移至SOI 晶片上,隨后再用EB 工藝將電路連接到電子接觸元件上。為了增強(qiáng)絕緣性能及防止納米線尺寸小于蝕刻尺寸,將芯片于溫度為1 000℃、干燥氧化氣氛中氧化15min 后除去表面氧化層,并將鋁氣化形成400 nm厚的鋁層以便芯片具有良好的歐姆接觸性能。
存儲(chǔ)元件包括 MTJ1,作為靜電計(jì)的MTJ2,其存儲(chǔ)節(jié)點(diǎn)面積僅0.5 ìm2,可以檢測(cè)存儲(chǔ)節(jié)點(diǎn)的存儲(chǔ)狀況,每個(gè)MTJ 都有一個(gè)旁電路來(lái)修正操作點(diǎn)的工作狀況。邊門(mén)電路電壓使得MTJ1 偏離其庫(kù)侖阻塞區(qū),當(dāng)存儲(chǔ)節(jié)點(diǎn)電壓超過(guò)其庫(kù)侖間隙電壓時(shí)電子通過(guò)此晶體管;MTJ2 上的高泄漏極電壓防止電導(dǎo)出現(xiàn)波動(dòng),同時(shí)可以控制靜電計(jì)電流呈線性變化。研究認(rèn)為90%的硅納米線都具有良好的庫(kù)侖阻塞效應(yīng),同時(shí)也注意到CMOS 電路在溫度高于4.2 K 時(shí)能有效地工作,所以將來(lái)可能在室溫下實(shí)現(xiàn)此器件的應(yīng)用。
雙方向電子泵
雙方向電子泵為基礎(chǔ)二元構(gòu)造單元,由 SETs 組成。采用EB 及RIE 技術(shù)用Al 膜將硅納米線固定在SOI 晶片上采用濕化學(xué)腐蝕工藝將Al 膜去除后,將此器件于1 000℃氧化鈍化5 min,制得了硅納米線長(zhǎng)80 nm 的雙方向電子泵電路SEM 圖。Altebaeumer 等對(duì)這些庫(kù)侖阻塞器件的電子特性研究表明減少硅納米線的長(zhǎng)度,門(mén)電路電壓可以很好地控制通過(guò)隧道勢(shì)壘的電子輸運(yùn)情況。
雙重門(mén)電路
Tilke 等在雙門(mén)電路中分別嵌入了重?fù)诫s硅納米線及用于MOS 場(chǎng)效應(yīng)晶體管的平面旁電路,制備過(guò)程如下:采用快速熱氧化工藝(RTO)在硅晶片表層氧化生長(zhǎng)50 nm厚的氧化物層,此過(guò)程需消耗25 nm厚的硅層。隨后用HF 酸將氧化物腐蝕后,應(yīng)用陣列標(biāo)志在25 nm 厚的硅薄膜上得到了一臺(tái)面結(jié)構(gòu),以便隨后的光刻及RIE 工藝能順利實(shí)施。采用低能量EB技術(shù)可將納米線直徑限制在9 nm 以下,RIE 工藝將未受保護(hù)的硅層移至嵌入的氧化層內(nèi),并采用光刻膠來(lái)保護(hù)面積較大的接觸區(qū)。為了鈍化蝕刻結(jié)構(gòu)表面及蝕刻過(guò)程引起的表面結(jié)構(gòu)的破壞,于950℃制得了厚約5nm 的熱沉淀柵氧化物,隨后通過(guò)CVD 或噴濺工藝在上面沉積一層50nm 厚的氧化層作為金屬頂柵極。通過(guò)金屬柵極和平面邊柵極可以控制重?fù)诫s硅納米線的單電子作用,所以通過(guò)改變金屬柵極及平面邊柵極電壓就可以控制納米線的電導(dǎo)波動(dòng)情況,這可能對(duì)制造低能耗集成邏輯電路有極其重要的作用。
納米線陣列
按多種長(zhǎng)度級(jí)圖案制造大面積的陣列結(jié)構(gòu),可望應(yīng)用于納米器件。Whang 等采用自下而上工藝成功構(gòu)筑了納米線陣列,以硅納米線為原料,先采用一種非極性溶劑配制了納米線懸浮液,再將懸浮液分散到在Langmuir-Blodgett 表面,隨后壓縮這層液膜使納米線沿著長(zhǎng)軸方向排列,其中納米線之間的間距與壓縮工藝有關(guān),將這層陣列膜轉(zhuǎn)移到一塊平坦的襯底之后,按順序在襯底上將陣列膜逐層堆砌起來(lái),形成多層納米線陣列,最后用光刻法除去表面包覆區(qū),得到重復(fù)納米線陣列.Langmuir-Blodgett技術(shù)與光刻法結(jié)合,可以提供一種靈活、通用、并行且可以規(guī)模生產(chǎn)的納米線陣列膜生產(chǎn)工藝。平行納米線陣列可以用來(lái)制造高性能納米線場(chǎng)效應(yīng)管陣列,適合作為生化傳感器陣列及計(jì)算邏輯元件使用,同時(shí)也為自下而上工藝組裝的單晶納米線向宏觀電子應(yīng)用領(lǐng)域發(fā)展開(kāi)辟了一條新途徑;而交叉納米線陣列可望作為可編址納米發(fā)光二極管的源極和電腦結(jié)構(gòu)的基礎(chǔ)元件使用。